泛林集团提出SA-CFET架构，SRAM面积较N3缩小52.7%

驱动中国10月5日消息，全球前三的晶圆制造设备厂商泛林集团（Lam Research）于当地时间9月29日提出自对准互补场效应晶体管（SA-CFET）架构，有望将CMOS晶体管继续推进至10Å（1nm）及以下。

随着先进制程不断向1nm及以下节点推进，传统GAA纳米片晶体管在漏电、迁移率、寄生电阻以及制造工艺波动等方面面临越来越大的挑战。SA-CFET的核心由三个自对准工艺模块组成，分别为SA-BPR（自对准埋入式电源轨）、SA-CT（自对准触点）和SA-TSV（自对准硅通孔）。

该架构采用非金属栅极切割设计和中间介质隔离（MDI）来实现功函数分离，同时保持与N3规范的兼容性。N3规范对应42nm接触栅极间距和21nm金属间距。SA-CFET将原本对套刻精度要求极高的步骤转化为自对准工艺。

泛林集团介绍称，其Semiverse Solutions团队利用SEMulator3D数字孪生工艺建模，对SA-CFET架构进行了工艺流程和器件结构验证。建模结果显示，该架构能够用于构建6T SRAM单元以及NOT（非门）、NAND（与非门）、NOR（或非门）等逻辑单元。

数据显示，SA-CFET的6T SRAM位（bit）单元面积达0.0094 μm²，相比N3缩小52.7%，相比A7 CFET设计缩小19%。

CFET即互补型场效应晶体管，是一种将NMOS和PMOS器件垂直堆叠的晶体管架构。相比传统将两类晶体管并排布置的方式，CFET可以在相同平面面积内实现更高的器件密度，同时增加有效沟道宽度，并改善器件的静电控制能力。

泛林集团认为，随着晶体管尺寸进一步缩小，当前先进的硅基GAA纳米片架构可能逐渐受到物理和制造因素限制。栅极长度缩短后，源漏隧穿效应可能增强并带来更高漏电；进一步减薄沟道则可能引发迁移率下降、表面散射以及制造难度增加等问题。此外，器件尺寸缩小还会使接触电阻和寄生电阻更加突出。