IBM与西门子合作推进纳米堆叠架构

驱动中国10月14日消息，IBM与西门子今日宣布达成一项新的研究合作，目标是推进IBM今年早些时候发布的纳米堆叠晶体管架构，并加快该三维晶体管技术的开发进程。

IBM官方新闻稿显示，此次合作将结合IBM在半导体器件创新领域的优势，以及西门子在电子设计自动化、工艺仿真、光刻优化和先进制造软件方面的能力，以加速纳米堆叠技术开发。双方合作内容包括开发纳米堆叠先进虚拟模型，用于在芯片制造前进行性能建模、优化设计并解决制造难题。

纳米堆叠架构由IBM在今年6月首次发布，IBM称其为业界首个已知的三维纳米片设计。与传统将晶体管平铺在二维平面并持续缩小间距的思路不同，纳米堆叠通过垂直堆叠并错位排列晶体管，在相同面积内集成更多晶体管。

在当前的7埃即0.7纳米节点下，该设计可在指甲盖大小的面积内集成近1000亿个晶体管，密度约为IBM 2021年发布的2nm测试芯片的两倍。该架构还允许在每个堆叠层中使用不同材料组合，从而独立优化每个晶体管的性能和功耗。

IBM此前公布的研究结果显示，与2nm节点相比，纳米堆叠架构在同等功耗下可提升高达50%的性能，或在同等性能下降低高达70%的功耗。在VLSI 2026研讨会上，IBM还报告该架构在SRAM（静态随机存取存储器）上实现40%的微缩改进，该进展对AI工作负载所需的高带宽内存具有重要意义。

IBM研究总监Jay Gambetta在发布会上表示，IBM方面并非只是把晶体管做得更小，而是在重新发明芯片的构建方式，以提供显著更高的性能和能效。IBM硅技术研发副总裁Huiming Bu称，纳米堆叠是一个可扩展的晶体管平台，旨在将器件微缩从二维转向三维，代表半导体行业的新范式，也是未来十年支持AI和其他新兴技术所需的逻辑微缩路径。

西门子EDA IC组合执行副总裁Ankur Gupta表示，将半导体微缩推进到埃米时代，需要在器件物理、EDA设计与制造软件以及制造之间进行紧密的协同优化。